

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

2000150828 A

(43) Date of publication of application: 30 . 05 . 00

(51) Int. CI

H01L 27/108 H01L 21/8242 H01L 21/3205

(21) Application number: 10327534

(22) Date of filing: 04 . 11 . 98

NEC CORP

(71) Applicant: (72) Inventor:

COPYRIGHT: (C)2000,JPO


OKUBO HIROAKI

(54) ELECTRONIC DEVICE, SEMICONDUCTOR DEVICE AND METHOD FOR FORMING **ELECTRODE**

(57) Abstract:

PROBLEM TO BE SOLVED: To prevent a bit line from being thinned or broken without causing short circuit thereof by forming a part of coarse wiring pattern wider than a tight wiring pattern and forming the wide part of the wiring pattern while spacing apart constantly from the tight wiring region.

SOLUTION: Bit lines 2, 3 are arranged periodically and tightly and one half bit lines 3 are led out from the cell array end part and wired. Consequently, the density of the bit line 3 is halved on the outside of a memory cell. In the peripheral region, the bit line 3 is connected with an underlying diffusion layer through a contact 4. The line width is designed wide (B>A) at the lead-out part from the cell array. The wide part of wiring pattern is spaced apart by a minimum dimension A" from the tight wiring region. Contacts 4 are formed in the peripheral circuit part on same substrate while being connected with the bit lines 2, 3.



(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号: 特開2000-150828 (P2000-150828A)

(43)公開日 平成12年5月30日(2000.5.30)

(51) Int.Cl.7

識別記号

FΙ

テーマコート*(参考)

- HO1L 27/108

21/8242 21/3205 H01L 27/10

681B 5F033

21/88

Α 5F083

審査請求 有 請求項の数6 FD (全 7 頁)

(21)出願番号

特願平10-327534

(22)出願日

平成10年11月4日(1998.11.4)

(71) 出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 大窪 宏明

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100097113

弁理士 堀 城之

Fターム(参考) 5F033 HH28 JJ28 WM21 XX31

5F083 AD00 GA30 JA35 JA39 LA12


MA06 MA19

(54) 【発明の名称】 電子デパイス並びに半導体装置、及び電極形成方法

(57) 【要約】

【課題】 本発明は、メモリセル内ビット線のセルアレ イ外部への引き出し部分において、ビット線間の短絡を 起こすことなく、ビット線の細り及び断線を防ぐことが でき、歩留まりを改善できる電子デバイス並びに半導体 装置、及び電極形成方法を提供することを課題とする。 【解決手段】 周期的に配列された配線の疎密が異なる 領域において、疎な配線パターンの一部の線幅を広く形 成し、また配線パターンの線幅が広くなっている部分

を、密な配線領域から一定の間隔をおいて形成する。



1

【特許請求の範囲】

【請求項1】 周期的に配列された配線の疎密が異なる 領域において、疎な配線パターンの一部の線幅を密な配 線パターンの線幅に比べて広く形成し、また配線パター ンの線幅が広くなっている部分を、密な配線領域から一 定の間隔をおいて形成した電子デバイスであって、

前記配線パターンの線幅が広くなっている部分は、前記 配線が密である領域から最小基準寸法程度の間隔をおい て形成され、

当該密な配線パターンの間隔と当該最小基準寸法とは、 「密な配線パターンの間隔」≤「最小基準寸法」≤2× 「密な配線パターンの間隔」

を満たすように設定されていることを特徴とする電子デ バイス。

【請求項2】 周期的に配列された配線の疎密が異なる セルアレイ外部への引き出し部分において、セルアレイ 外部の疎な配線パターンの一部の線幅をセルアレイ内部 の密な配線パターンの線幅に比べて広く形成し、またセ ルアレイ外部の配線パターンの線幅が広くなっている部 分を、セルアレイ端部から一定の間隔をおいて形成した 20 の間隔をおいて形成する工程と、 半導体装置であって、

前記セルアレイ外部の配線パターンの線幅が広くなって いる部分は、前記セルアレイ端部から最小基準寸法程度 の間隔をおいて形成され、

当該セルアレイ内部の密な配線パターンの間隔と当該セ ルアレイ端部から最小基準寸法とは、

[セルアレイ内部の密な配線パターンの間隔] ≦ [セル アレイ端部からの最小基準寸法] ≦2× [セルアレイ内 部の密な配線パターンの間隔]

を満たすように設定されていることを特徴とする半導体 30 装置。

【請求項3】 周期的に配列されたビット線の疎密が異 なるメモリセルアレイ外部の周辺回路部への引き出し部 分において、周辺回路部の疎なビット線の一部のライン 幅をメモリセルアレイ内部の密なビット線のライン幅A に比べて広く形成し、また周辺回路部のビット線のライ ン幅が広くなっている部分を、メモリセルアレイ端部か ら一定の間隔をおいて形成した半導体装置であって、

前記周辺回路部のビット線のライン幅が広くなっている 部分は、前記メモリセルアレイ端部から最小基準寸法程 度の間隔をおいて形成され、

当該メモリセルアレイ内部の密なビット線間のスペース と当該メモリセルアレイ端部から最小基準寸法とは、

[メモリセルアレイ内部の密なビット線間のスペース] ≦ [メモリセルアレイ端部からの最小基準寸法] ≦2× [メモリセルアレイ内部の密なビット線間のスペース] を満たすように設定されていることを特徴とする半導体 装置。

【請求項4】 周期的に配列された配線の疎密が異なる 領域において、疎な配線パターンの一部の線幅を密な配 50 線パターンの線幅に比べて広く形成し、配線パターンの 線幅が広くなっている部分を、密な配線領域から一定の 間隔をおいて形成する電極形成方法であって、

前記配線パターンの線幅が広くなっている部分を、前記 配線が密である領域から最小基準寸法程度の間隔をおい て形成する工程と、

当該密な配線パターンの間隔と当該最小基準寸法とを、 [密な配線パターンの間隔] ≤ [最小基準寸法] ≤2× [密な配線パターンの間隔] の関係を満たすように設定 10 する工程とを有することを特徴とする電極形成方法。

【請求項5】 周期的に配列された配線の疎密が異なる セルアレイ外部への引き出し部分において、セルアレイ 外部の疎な配線パターンの一部の線幅をセルアレイ内部 の密な配線パターンの線幅に比べて広く形成し、またセ ルアレイ外部の配線パターンの線幅が広くなっている部 分を、セルアレイ端部から一定の間隔をおいて形成する 電極形成方法であって、

前記セルアレイ外部の配線パターンの線幅が広くなって いる部分を、前記セルアレイ端部から最小基準寸法程度

当該セルアレイ内部の密な配線パターンの間隔と当該セ ルアレイ端部から最小基準寸法とを、[セルアレイ内部 の密な配線パターンの間隔] ≦ [セルアレイ端部からの 最小基準寸法] ≤2× [セルアレイ内部の密な配線パタ ーンの間隔〕の関係を満たすように設定する工程とを有 することを特徴とする電極形成方法。

【請求項6】 周期的に配列されたビット線の疎密が異 なるメモリセルアレイ外部の周辺回路部への引き出し部 分において、周辺回路部の疎なビット線の一部のライン 幅をメモリセルアレイ内部の密なビット線のライン幅A に比べて広く形成し、また周辺回路部のビット線のライ ン幅が広くなっている部分を、メモリセルアレイ端部か ら一定の間隔をおいて形成した電極形成方法であって、 前記周辺回路部のビット線のライン幅が広くなっている 部分を、前記メモリセルアレイ端部から最小基準寸法程 度の間隔をおいて形成する工程と、

当該メモリセルアレイ内部の密なビット線間のスペース と当該メモリセルアレイ端部から最小基準寸法とを、

[メモリセルアレイ内部の密なビット線間のスペース] ≦「メモリセルアレイ端部からの最小基準寸法] ≦2× [メモリセルアレイ内部の密なビット線間のスペース] の関係を満たすように設定する工程とを有することを特 徴とする電極形成方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、電極形成技術に関 し、特に、微細な配線を備えた電子デバイス並びに半導 体装置、及び電極形成方法に関する。

[0002]

【従来の技術】図4は、一般的なDRAMのセルアレイ

内ビット線とその下に配置されるワード線の平面レイア ウト図である。一般に、DRAMのセルアレイ内のビッ ト線2, 3"は最小基準寸法のライン幅A/スペース A'で周期的に密に配列され、セルアレイ端部でその半 数であるビット線3"が外側へ引き出され周辺回路部へ 、連続的に続くように配置されている。従って、メモリセ シルアレイの外側では周期性が変わりビット線の密度は半 分になっている。周辺領域でビット線3はコンタクト4 によって下方の拡散層(図示せず)に接続されている。

【0003】また、従来の配線パターンの形成方法とし て、例えば、特開平5-283437号公報(第1従来 技術)、特開平6-175348号公報(第2従来技 術)が開示されている。

【0004】第1従来技術は、能動層領域上において、 ソース電極とドレイン電極でゲート電極をはさむ構造の トランジスタのゲートパターンの形成方法であって、能 動層領域の外側で、かつソース電極およびドレイン電極 近傍でゲート電極をはさむ構造のダミーパターンを、ソ ース・ドレイン電極メタルでソース電極およびドレイン 電極と同じ厚さに形成した後、その上にフォトレジスト 膜を形成し、このフォトレジスト膜をパターニングして ゲートパターンを形成する。また ダミーパターンは、 ソース・ドレイン電極メタルに代えてショットキーメタ ルで形成し、ダミーパターンは、ソース・ドレイン電極 メタルに代えて絶縁物で形成する。すなわち、ソース・ ドレイン電極近傍にソース・ドレイン電極メタルによ る、ソース・ドレイン電極と同じ厚さのダミーパターン を設けた結果、能動層領域のゲートフィンガーパターン の寸法を均一に、しかも細く形成でき、工程数を増やす ことなく、容易に形成が可能であること、また、ダミー パターンにショットキーメタルを用いたことにより、ガ ードリング効果によりトランジスタ特性が向上する効果 があること、さらに、ダミーパターンに絶縁物を用いた ので、ダミーパターンを加えたことによる漏れ電流によ るトランジスタ劣化要因を考慮する必要がなく、ひいて はゲート長短縮の効果による特性向上分のすべてが反映 されることが開示されている。

【0005】図5は、第2従来技術の配線パターンを示 す概略図である。図5に示すように、第2従来技術は、 レジストパタンの形成方法であって、投影露光に使用す るホトマスクのパタンの一部に、解像すべき第1のパタ ン5の短寸法WがW= λ / (2×NA) 以下(但し、 λ =露光波長, NA=投影レンズの開口数) であり、第1 のパタンに接続して配列された第2のパタン6との間に 段差がW/3以上存在する合成図形パタンの時、接続部 より第1のパタン側の一部の短寸法線幅を少なくとも片 側a×W(但し、0.07≦a≦0.28)だけ広げた パタン7を含み、また、投影露光の照明のコヒーレント 係数が0.4 以下であり、ホトマスクが透過光の位相

り、通常のマスクでは解像限界以下のパタンを位相シフ・ トマスクを用いて形成する場合に問題となる寸法変化部 分でのパタン寸法細りを防止でき、実素子の製造で用い られる複雑なパタンでも解像限界付近のパタンを用いる ことができ、また、このマスクを用いて半導体素子を作 成した結果、従来型のマスクに比べパタンの微細化が実 現でき素子面積の縮小化が実現できることが開示されて いる。

[0006]

【発明が解決しようとする課題】しかしながら、リソグ ラフィー上、メモリセル内のような解像限界に近い微細 な密パターンの加工に必要となる露光条件では疎なパタ ーン付近の光強度が相対的に強まりオーバー露光条件と なる。これによりレジストパターンの細り、解像不良が 発生しやすくなるため、第1従来技術では、配線の周囲 下方に下地ダミーパターンを置くものであるが、図4の ように配線の疎密を問題とする場合には適用困難である という問題点があった。また、メモリセル内ビット線の セルアレイ外部への引き出し部分において、図4に点線 で示したようなビット線の細りや断線が発生し、歩留ま りが低下するという問題点があった。

【0007】同様に、第2従来技術は、配線パターンの 細い線幅部分5と広い部分6の間に細い線幅部分5より も一定に線幅を拡げた部分7を設けることで、回折光の 影響を回避するというものであるが、配線パターンは一 定線幅のライン/スペースであり回折光の影響は小さ く、また疎密が変わる部分の線幅を拡げると隣接配線間 の短絡が発生しやすくなり適用にはできないという問題 点があった。

【0008】本発明は斯かる問題点を鑑みてなされたも のであり、その目的とするところは、周期的に配列され た配線の疎密が異なる領域において、疎な配線パターン の一部の線幅を広く形成し、また配線パターンの線幅が 広くなっている部分を、密な配線領域から一定の間隔を おいて形成することにより、メモリセル内ビット線のセ ルアレイ外部への引き出し部分において、ビット線間の 短絡を起こすことなく、ビット線の細り及び断線を防ぐ ことができ、歩留まりを改善できる電子デバイス並びに 半導体装置、及び電極形成方法を提供する点にある。

[0009]

【課題を解決するための手段】本発明の請求項1に記載 の要旨は、周期的に配列された配線の疎密が異なる領域 において、疎な配線パターンの一部の線幅を密な配線パ ターンの線幅に比べて広く形成し、また配線パターンの 線幅が広くなっている部分を、密な配線領域から一定の 間隔をおいて形成した電子デバイスであって、前記配線 パターンの線幅が広くなっている部分は、前記配線が密 である領域から最小基準寸法程度の間隔をおいて形成さ れ、当該密な配線パターンの間隔と当該最小基準寸法と をコントロールした位相シフトマスクである。これによ 50 は、[密な配線パターンの間隔]≦ [最小基準寸法] ≦

2× [密な配線パターンの間隔] を満たすように設定さ れていることを特徴とする電子デバイスに存する。また 本発明の請求項2に記載の要旨は、周期的に配列された 配線の疎密が異なるセルアレイ外部への引き出し部分に おいて、セルアレイ外部の疎な配線パターンの一部の線 、幅をセルアレイ内部の密な配線パターンの線幅に比べて 広く形成し、またセルアレイ外部の配線パターンの線幅 が広くなっている部分を、セルアレイ端部から一定の間 隔をおいて形成した半導体装置であって、前記セルアレ イ外部の配線パターンの線幅が広くなっている部分は、 前記セルアレイ端部から最小基準寸法程度の間隔をおい て形成され、当該セルアレイ内部の密な配線パターンの 間隔と当該セルアレイ端部から最小基準寸法とは、「セ ルアレイ内部の密な配線パターンの間隔〕≦「セルアレ イ端部からの最小基準寸法] ≦2× [セルアレイ内部の 密な配線パターンの間隔〕を満たすように設定されてい ることを特徴とする半導体装置に存する。また本発明の 請求項3に記載の要旨は、周期的に配列されたビット線 の疎密が異なるメモリセルアレイ外部の周辺回路部への 引き出し部分において、周辺回路部の疎なビット線の一 部のライン幅をメモリセルアレイ内部の密なビット線の ライン幅Aに比べて広く形成し、また周辺回路部のビッ ト線のライン幅が広くなっている部分を、メモリセルア レイ端部から一定の間隔をおいて形成した半導体装置で あって、前記周辺回路部のビット線のライン幅が広くな っている部分は、前記メモリセルアレイ端部から最小基 準寸法程度の間隔をおいて形成され、当該メモリセルア レイ内部の密なビット線間のスペースと当該メモリセル アレイ端部から最小基準寸法とは、[メモリセルアレイ 内部の密なビット線間のスペース]≦[メモリセルアレ イ端部からの最小基準寸法] ≦2× [メモリセルアレイ 内部の密なビット線間のスペース]を満たすように設定 されていることを特徴とする半導体装置に存する。また 本発明の請求項4に記載の要旨は、周期的に配列された 配線の疎密が異なる領域において、疎な配線パターンの 一部の線幅を密な配線パターンの線幅に比べて広く形成 し、配線パターンの線幅が広くなっている部分を、密な 配線領域から一定の間隔をおいて形成する電極形成方法 であって、前記配線パターンの線幅が広くなっている部 分を、前記配線が密である領域から最小基準寸法程度の 間隔をおいて形成する工程と、当該密な配線パターンの 間隔と当該最小基準寸法とを、「密な配線パターンの間 隔] ≦ [最小基準寸法] ≦2× [密な配線パターンの間 隔〕の関係を満たすように設定する工程とを有すること を特徴とする電極形成方法に存する。また本発明の請求 項5に記載の要旨は、周期的に配列された配線の疎密が 異なるセルアレイ外部への引き出し部分において、セル アレイ外部の疎な配線パターンの一部の線幅をセルアレ イ内部の密な配線パターンの線幅に比べて広く形成し、 またセルアレイ外部の配線パターンの線幅が広くなって

いる部分を、セルアレイ端部から一定の間隔をおいて形 成する電極形成方法であって、前記セルアレイ外部の配 線パターンの線幅が広くなっている部分を、前記セルア レイ端部から最小基準寸法程度の間隔をおいて形成する 工程と、当該セルアレイ内部の密な配線パターンの間隔 と当該セルアレイ端部から最小基準寸法とを、 [セルア レイ内部の密な配線パターンの間隔] ≦ [セルアレイ端 部からの最小基準寸法] ≤2× [セルアレイ内部の密な 配線パターンの間隔〕の関係を満たすように設定するエ 程とを有することを特徴とする電極形成方法に存する。 また本発明の請求項6に記載の要旨は、周期的に配列さ れたビット線の疎密が異なるメモリセルアレイ外部の周 辺回路部への引き出し部分において、周辺回路部の疎な ビット線の一部のライン幅をメモリセルアレイ内部の密 なビット線のライン幅Aに比べて広く形成し、また周辺 回路部のビット線のライン幅が広くなっている部分を、 メモリセルアレイ端部から一定の間隔をおいて形成した 電極形成方法であって、前記周辺回路部のビット線のラ イン幅が広くなっている部分を、前記メモリセルアレイ 端部から最小基準寸法程度の間隔をおいて形成する工程 と、当該メモリセルアレイ内部の密なビット線間のスペ ースと当該メモリセルアレイ端部から最小基準寸法と を、「メモリセルアレイ内部の密なビット線間のスペー ス] ≦ [メモリセルアレイ端部からの最小基準寸法] ≦ 2× [メモリセルアレイ内部の密なビット線間のスペー ス] の関係を満たすように設定する工程とを有すること

[0010]

を特徴とする電極形成方法に存する。

【発明の実施の形態】本発明の実施形態の電子デバイスは、微細な配線パターンを有する半導体素子等を意味し、周期的に配列された配線の疎密が異なる領域において、疎な配線パターンの一部の線幅Bを密な配線パターンの線幅Aに比べて広く(B>A)形成し、また配線パターンの線幅が広くなっている部分を、密な配線領域から一定の間隔だけ離間して形成している。この際、前述の電極形成方法が実行され、配線パターンの線幅が広くなっている部分は、配線が密である領域から最小基準寸法A"程度の間隔だけ離間して形成されている。更に、密な配線パターンの間隔A'と最小基準寸法A"とは、[密な配線パターンの間隔A'】 ≦ [最小基準寸法 A"] ≦ 2× [密な配線パターンの間隔 A'] 章 [最小基準寸法 A"] 章 2× [密な配線パターンの間隔 A'] を満たすように設定されている。

【0011】例えば、電子デバイスとしてメモリデバイスを例に取ると、周期的に配列されたビット線の疎密が異なるメモリセルアレイ外部の周辺回路部への引き出し部分において、周辺回路部の疎なビット線の一部のライン幅Bをメモリセルアレイ内部の密なビット線のライン幅Aに比べて広く(B>A)形成し、また周辺回路部のビット線のライン幅が広くなっている部分を、メモリセルアレイ端部から一定の間隔だけ離間して形成する際

に、前述の電極形成方法が実行され、周辺回路部のビッ ト線のライン幅が広くなっている部分を、メモリセルア レイ端部から最小基準寸法A"程度の間隔だけ離間して 形成し、更に、メモリセルアレイ内部の密なビット線間 のスペースA'とメモリセルアレイ端部から最小基準寸 _ 法A"とを、

- [メモリセルアレイ内部の密なビット線間のスペース A'] ≦ [メモリセルアレイ端部からの最小基準寸法 A"] ≦2×「メモリセルアレイ内部の密なビット線間 のスペースA']

を満たすように設定している。

【0012】(第1実施形態)図1は、本発明のメモリ デバイス (DRAM) のメモリセルアレイ内ビット線 2. 3とその下に配置されるワード線1の第1実施形態 を示す平面レイアウト図である。 DR AMのセルアレイ 内のビット線2、3は最小基準寸法のライン幅(線幅) A/スペース(線間隔)A'で周期的に密に配列され、 セルアレイ端部でその半数であるビット線3が外側へ引 き出され周辺回路部へ連続的に続くように配置されてい る。従って、メモリセルアレイの外側では周期性が変わ 20 りビット線3の密度は半分になっている。周辺領域でビ ット線3はコンタクト4によって下方の拡散層(図示せ ず) に接続されている。セルアレイからの引き出し部で は線幅の細り易い部分近傍でビット線3の線幅が広く

(B>A) 設計されている。また、この配線パターンの 線幅が広くなっている部分は、配線が密である領域から 最小基準寸法A"程度の間隔だけ離間して形成されてい る。周辺回路部には、ビット線2,3の各々を外部と接 続するための電極であるコンタクト4がビット線2,3 の各々と接続された状態で、同一基板上に形成されてい 30 る。

【0013】以上第1実施形態を要約すれば、メモリセ ル内ビット線3のセルアレイ外部への引き出し部分にお いて、その線幅を太く設定することでビット線3の断線 を防ぎ歩留まりを改善することができる。すなわち、メ モリセル内ビット線3のセルアレイ外部への引き出し部 分において、ビット線間の短絡を起こすことなく、ビッ ト線3の細り及び断線を防ぐことができるようになり、 その結果、歩留まりを改善できるといった効果を奏す る。例えば、配線が密である領域から一定の間隔をおい て線幅を太らせているので、リソグラフィー上、解像限 界に近い微細な密パターンの加工に必要な露光条件では 疎なパターン付近の光強度が相対的に強まりオーバー露 光条件となったときであっても、レジストパターンの細 り、解像不良を回避することができる。

【0014】 (第2実施形態) 図2は、本発明のメモリ デバイス (DRAM) のメモリセルアレイ内ビット線 2, 3'とその下に配置されるワード線1の第2実施形 態を示す平面レイアウト図である。DRAMのセルアレ イ内のビット線2、3'は最小基準寸法のライン幅(線 50 ル内ビット線3'のセルアレイ外部への引き出し部分に

幅) A/スペース (線間隔) A' で周期的に密に配列さ れ、セルアレイ端部でその半数であるビット線3'が外 側へ引き出され周辺回路部へ連続的に続くように配置さ れている。

【0015】ここで、メモリセルアレイの外側では周期 性が変わりビット線3'の密度は半分になっている。周 辺領域でビット線3'はコンタクト4によって下方の拡 散層 (図示せず) に接続されている。

【0016】セルアレイからの引き出し部では線幅の細 10 り易い部分近傍でビット線3'の線幅が広く(B>A) 設計されている。また、この配線パターンの線幅が広く なっている部分は、配線が密である領域から最小基準寸 法A"程度の間隔だけ離間して形成されている。

【0017】本実施形態では、図1と異なり隣接するビ ット線2とビット線3'とが2本毎に交互に引き出され ており、また引き出し部分は曲げられている。このよう な引き出し部の配列、形態等によらず、配線が密である 領域から最小基準寸法A"程度の間隔をおいて引き出し 部分を広く設定することで、ビット線間の短絡を起こさ ずにビット線3'の細り、断線が防止されている。

【0018】さらに、ここではビット線3′の太い部分 (線幅=B) は下地ゲート段により下地層間絶縁膜14 の高さが変化し段差となっている遷移領域に相当してい る。この様子を図2の断面概略図である図3に示す。図 3は図2におけるビット線延在方向における製造工程の 一断面図である。

【0019】シリコン基板10上には、素子分離絶縁膜 11、ゲート電極となるワード線12、ソース・ドレイ ンとなるSD拡散層13が形成され、これら10,11 及び13が層間絶縁膜14で覆われている。ここでは、 メモリセル領域にはゲート電極が配置されているがメモ リセル領域周囲にはゲート電極が配置されていないた め、層間絶縁膜14の上はメモリセル領域で高くその周 囲領域で低く、その境界で段差をもった形状となってい

【0020】層間絶縁膜14の上には全面にタングステ ンポリサイド膜15が堆積され、さらにその上にフォト レジスト16が堆積されている。タングステンポリサイ ド膜15はこのフォトレジスト16をマスクにエッチン 40 グされビット線2、3 が形成される。

【0021】ここでフォトレジスト16の膜厚X、Y、 Zは、メモリセル領域、周辺領域では設定された膜厚と なっているが(X=Y)、段差となる境界領域では膜厚 が薄く形成されている(Z<X=Y)。この段差部にお いて、レジスト膜厚が相対的に薄くなることにより、レ ジストパターンの細り、解像不良が起こり易くなるが、 段差部近傍でビット線3'の線幅が太くなっているため 配線の細り、断線を防ぐことができる。

【0022】以上第2実施形態を要約すれば、メモリセ


おいて、その線幅を太く設定することでビット線3'の 断線を防ぎ歩留まりを改善することができる。すなわ ち、メモリセル内ビット線3'のセルアレイ外部への引 き出し部分において、ビット線3'間の短絡を起こすこ となく、ビット線3'の細り及び断線を防ぐことができ るようになり、その結果、歩留まりを改善できるといっ た効果を奏する。例えば、配線が密である領域から一定 の間隔をおいて線幅を太らせているので、リングラフィ 一上、解像限界に近い微細な密パターンの加工に必要な 露光条件では疎なパターン付近の光強度が相対的に強ま りオーバー露光条件となったときであっても、レジスト パターンの細り、解像不良を回避することができる。

【0023】なお、本実施の形態においては、本発明は DRAMの配線に限定されず、本発明を適用する上で好 適なシステムLSIやASIC等の集積回路の微細な配 線、ディスクリート素子の微細な配線、一般的な電子デ バイスの微細な配線等に適用することができる。また、 上記構成部材の数、位置、形状等は上記実施の形態に限 定されず、本発明を実施する上で好適な数、位置、形状 等にすることができる。また、各図において、同一構成 *20* 13…SD拡散層 要素には同一符号を付している。

[0024]

【発明の効果】本発明は、メモリセル内ビット線のセル アレイ外部への引き出し部分において、ビット線間の短 絡を起こすことなく、ビット線の細り及び断線を防ぐこ とができるようになり、その結果、歩留まりを改善でき るといった効果を奏する。

図1]



【図面の簡単な説明】

【図1】本発明の半導体装置(DRAM)のメモリセル アレイ内ビット線とその下に配置されるワード線の第1 実施形態を示す平面レイアウト図である。

【図2】本発明の半導体装置(DRAM)のメモリセル アレイ内ビット線とその下に配置されるワード線の第2 実施形態を示す平面レイアウト図である。

【図3】図2におけるビット線延在方向における製造工 程の一断面図である。

【図4】一般的なDRAMのセルアレイ内ビット線とそ 10 の下に配置されるワード線の平面レイアウト図である。

【図5】第2従来技術の配線パターンを示す概略図であ る。

【符号の説明】

1, 12…ワード線

2, 2, 3, 3', 3"…ビット線

4…コンタクト

10…シリコン基板

11…素子分離絶縁膜

14…層間絶縁膜

15…タングステンポリサイド膜

16…フォトレジスト


A…ライン幅

A' …スペース


A" …最小基準寸法

X, Y, Z…タングステンポリサイド膜の膜厚


[図2]



【図3】



【図5】



【図4】

